소식

Dec 30, 2023

인텔이 전부다

최첨단 컴퓨터에 새로운 기술을 배포하는 데에는 많은 위험이 있습니다.

최첨단 컴퓨터 칩에 새로운 기술을 적용하는 데는 많은 위험이 따릅니다. 따라서 Intel 경영진은 내년에 새로운 트랜지스터(RibbonFET)와 이를 구동하는 새로운 방식인 PowerVia를 동시에 도입한다는 계획을 실행하는 데 신중을 기했습니다.

이 높은 배선 작업에서 일부 위험을 제거하기 위해 회사는 PowerVia와 결합된 Intel의 최신 세대 트랜지스터로 구성된 프로세서 코어를 구축하고 테스트했습니다. 결과 코어는 6% 이상의 주파수 부스트와 더욱 컴팩트한 디자인, 30% 적은 전력 손실을 보였습니다. 마찬가지로 중요한 점은 테스트를 통해 후면 전력을 포함한다고 해서 칩의 가격이 더 비싸거나, 신뢰성이 떨어지거나, 결함 테스트가 더 어려워지지 않는다는 것이 입증되었다는 것입니다. 인텔은 다음 주 도쿄에서 열리는 VLSI 기술 및 회로에 관한 IEEE 심포지엄에서 이러한 테스트의 세부 사항을 발표할 예정입니다.

Intel의 기술 개발 담당 부사장인 Ben Sell은 "우리는 PowerVia에 대한 모든 것을 이해하고 다음 단계로 나아가서 RibbonFET과 통합할 수 있는지 확인하고 싶었습니다."라고 말했습니다.

PowerVia는 후면 전력 공급이라는 기술의 Intel 버전입니다. 오늘날 칩은 실리콘 표면의 트랜지스터와 칩에 전원을 공급하고 그 위에 구축된 데이터 신호를 전송하는 모든 상호 연결로 구성됩니다. 후면 전원은 실리콘 아래의 모든 전원 공급 상호 연결을 제거합니다. 여기에는 두 가지 주요 효과가 있습니다. 첫째, 실리콘 위에 데이터 상호 연결을 위한 공간이 더 많이 남아 있습니다. 둘째, 전력 상호 연결을 더 크게 만들어 저항을 줄일 수 있습니다.

후면 전력 공급은 전력 상호 연결을 실리콘 위에서 아래로 이동시킵니다.인텔

이러한 조합은 몇 가지 면에서 성능을 향상시킵니다. 첫째, 전력 흐름 경로가 더 쉬워지기 때문에 CPU 회로의 전압 강하가 줄어듭니다. 즉, 큰 로직 블록을 켜는 등 전류 수요가 증가할 때 일시적인 전압 강하가 더 작습니다. 드루프가 적으면 트랜지스터를 더 빠르게 실행할 수 있습니다.

둘째, 코어를 더욱 컴팩트하게 만들어 로직 셀 간의 상호 연결 길이를 줄여 작업 속도를 높일 수 있습니다. 프로세서 코어를 구성하는 표준 로직 셀이 칩에 배치되면 상호 연결 정체로 인해 완벽하게 함께 패킹되지 못하고 셀 사이에 빈 공간이 많이 남게 됩니다. 데이터 상호 연결 간의 정체가 줄어들면서 셀은 더욱 긴밀하게 결합되어 일부 부분은 최대 95%까지 채워집니다. Sell은 이것이 두 자릿수 개선이라고 말합니다. 더욱이 혼잡이 없기 때문에 가장 작은 상호 연결 중 일부가 약간 퍼져 성능을 방해하는 기생 정전 용량이 감소했습니다.

이러한 이점으로 인한 6%의 이득은 칩 제조업체가 한 기술 노드에서 다음 기술 노드로 트랜지스터를 축소할 때 일반적으로 제공되는 것의 절반 정도입니다. PowerVia는 트랜지스터를 변경하지 않고 이를 제공합니다.

PowerVia 지원 칩을 만들려면 몇 가지 추가 단계가 필요하며 칩에 실리콘이 거의 남지 않는다는 특이한 결과가 발생합니다. 상황은 매우 평범하게 시작됩니다. 이 경우 Intel 4 프로세스를 사용하여 제작된 FinFET인 트랜지스터는 평소와 같이 실리콘 표면에 구성됩니다. 주요 차이점은 깊고 좁은 구멍 그룹도 뚫은 다음 금속으로 채운다는 것입니다. 이러한 나노 TSV(실리콘 관통 비아용)는 나중에 중요해질 것입니다. 거기에서 인터커넥트 층이 트랜지스터 위에 형성되어 트랜지스터를 로직 셀과 더 큰 회로로 연결합니다. 지금까지는 매우 규칙적이었습니다.

그런 다음 프로세스가 차례대로 진행됩니다. 캐리어 웨이퍼라고 불리는 빈 실리콘 웨이퍼가 인터커넥트 상단에 접착되고 전체가 뒤집어집니다. 그런 다음 원래 웨이퍼의 바닥(현재 상단)은 나노 TSV의 끝이 노출될 때까지 연마됩니다. 이 시점에서 나노 TSV에 연결하고 후면 전력 공급 네트워크를 형성하기 위해 비교적 두툼한 상호 연결 레이어가 구축됩니다. 이러한 상호 연결 레이어는 칩을 패키지 및 컴퓨터의 나머지 부분에 연결하는 본드 패드에서 끝납니다.