블로그

Jan 05, 2024

포크시트를 만나보세요: Imec's In

가장 발전된 컴퓨터 프로세서 제조업체는

가장 발전된 컴퓨터 프로세서 제조업체는 10년 만에 처음으로 장치 아키텍처에 큰 변화가 일어나고 있습니다. 즉, finFET에서 나노시트로의 전환입니다. 10년이 더 지나면 나노시트 장치가 서로 적층되어 일부 회로의 크기를 절반으로 줄일 수 있는 보완적 FET(CFET)를 형성하는 또 다른 근본적인 변화가 일어날 것입니다. 그러나 후자의 움직임은 큰 부담이 될 가능성이 높다고 전문가들은 말한다. 포크시트라고 불리는 중간 트랜지스터는 많은 작업 없이도 회로를 축소할 수 있습니다.

Imec의 로직 기술 담당 부사장인 Julien Ryckaert는 포크시트에 대한 아이디어는 나노시트 아키텍처의 한계를 탐구하는 것에서 비롯되었다고 말했습니다. 나노시트의 주요 특징은 전류 제어 게이트로 둘러싸인 실리콘 리본의 수평 스택입니다. 나노시트는 최근에야 생산에 들어갔지만 전문가들은 이미 수년 전부터 한계를 찾고 있었습니다. Imec은 "나노시트가 어느 시점에서 탱크킹을 시작할 것인가"를 알아내는 임무를 맡았다고 그는 말했습니다.

Ryckaert 팀은 나노시트 기반 로직을 축소하는 데 있어 주요 제한 사항 중 하나가 CMOS 로직을 구성하는 두 가지 유형의 트랜지스터 사이를 분리하는 것임을 발견했습니다. NMOS와 PMOS의 두 가지 유형은 장치의 성능과 전력 소비를 저하시키는 정전 용량을 제한하기 위해 일정한 거리를 유지해야 합니다. "포크시트는 이러한 한계를 깨는 방법입니다."라고 Ryckaert는 말합니다.

개별 나노시트 장치 대신 포크시트 방식은 유전체 벽의 양쪽에 쌍으로 장치를 구축합니다. (아니요, 실제로는 포크와 많이 닮지 않았습니다.) Imec의 CMOS 기술 이사인 Naoto Horiguchi는 벽을 통해 정전 용량 문제를 일으키지 않고 장치를 더 가깝게 배치할 수 있다고 말합니다. 설계자는 추가 공간을 사용하여 로직 셀을 축소하거나 추가 공간을 사용하여 더 나은 성능을 제공하는 더 넓은 시트로 트랜지스터를 구축할 수 있다고 그는 말합니다.

최첨단 트랜지스터는 이미 FinFET(핀 전계 효과 트랜지스터) 아키텍처에서 나노시트로 전환하고 있습니다. 궁극적인 목표는 CFET 구성에서 두 개의 장치를 서로 쌓는 것입니다. 포크시트는 중간 단계일 수 있습니다.Imec

Imec이 2032년 경에 생산 준비에 도달할 것으로 예상하는 장치에 대해 "CFET는 아마도 궁극적인 CMOS 아키텍처일 것입니다."라고 Horiguchi는 말했습니다. 그러나 그는 CFET의 "통합이 매우 복잡합니다"라고 덧붙였습니다. Forksheet는 대부분의 나노시트 생산 단계를 재사용하므로 잠재적으로 작업이 더 쉬워진다고 그는 말합니다. Imec은 2028년경에 준비가 완료될 수 있다고 예측합니다.

하지만 아직 넘어야 할 난관이 많습니다. Horiguchi는 "처음에 생각했던 것보다 더 복잡합니다."라고 말했습니다. 제조 관점에서 유전체 벽은 약간 골칫거리입니다. 고급 CMOS에는 여러 유형의 유전체가 사용되며 이를 에칭하는 데 필요한 여러 단계가 있습니다. 포크 시트를 만든다는 것은 실수로 벽을 공격하지 않고 다른 시트를 에칭하는 것을 의미합니다. 그리고 어떤 유형의 트랜지스터가 벽의 양쪽에 배치되어야 하는지는 여전히 공개된 질문이라고 Horiguchi는 말했습니다. 초기 아이디어는 한쪽에는 PMOS를, 다른 한쪽에는 NMOS를 배치하는 것이었지만, 대신 양쪽에 동일한 유형을 배치하는 것이 이점이 있을 수 있습니다.